回來了~~~~~

如何?

數位IC，居然問到 pMos, nMos …我都想k 他

還有給 verilog code 叫你畫出 synthesis 完的電路長什麼樣子…囧rz......這有夠底層的…

話說，我出來前，那個主管還問我說，如果同時有兩個部門要錄取我，福利一樣，我會選哪個… ~___~

數位IC設計 上次他給我從Compiler, Assembler, Verilog, Logic, Mos, Layout一路問下來 就差OS了 = ="

不對有OS 我自己心裡在OS XD

比扯鈴還扯…帶 wiki 去面試算了…||||