Login
Sign Up For Free
English
中文 (繁體)
中文 (香港)
中文 (简体)
日本語
Filipino
Bahasa Indonesia
Bahasa Melayu
Pусский
Português (Brasil)
Magyar
Français
Español
Deutsch
Čeština
العربية
Català
Dansk
Ελληνικά
فارسی
Suomi
Gaeilge
Hindi
עברית
Hrvatski
Italiano
Norsk bokmål
Nederlands
한국어
Polski
Română
Slovenský
Svenska
Türkçe
українська
беларуская
ไทย
Standard view
通訊系統之我要畢業
說
14 years ago
每過一小時 vlsi期中考放棄的機會就增加1%
latest #9
這杯水想要康飲冰
說
14 years ago
不是open book嗎
通訊系統之我要畢業
說
14 years ago
但還是一樣 沒眉目
這杯水想要康飲冰
說
14 years ago
沒解答嗎
立即下載
這杯水想要康飲冰
說
14 years ago
解答背一背阿
通訊系統之我要畢業
說
14 years ago
上機考 筆試是期末考
這杯水想要康飲冰
說
14 years ago
就是要想辦法完成某某電路嘛,最簡單的作法就是用verilog寫 丟進dv合出gate level 然後再照著畫就好啦
通訊系統之我要畢業
說
14 years ago
沒verilog
back to top
delete
reply
edit
cancel
cancel