每過一小時 vlsi期中考放棄的機會就增加1%
latest #9
不是open book嗎
但還是一樣 沒眉目
沒解答嗎
立即下載
解答背一背阿
上機考 筆試是期末考
就是要想辦法完成某某電路嘛,最簡單的作法就是用verilog寫 丟進dv合出gate level 然後再照著畫就好啦
沒verilog
back to top